ID บทความ: 000083321 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 21/02/2018

ทําไมคอร์ IP Deinterlacer II ถึงลดลงสําหรับเฟรมอื่น ๆ ในการจําลอง

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® Deinterlacer II (4K HDR passthrough)
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหากับซอฟต์แวร์ Intel® Quartus® Prime เวอร์ชั่น 16.1 คุณอาจประสบปัญหาข้างต้นในการจําลองหากคอร์ Deinterlacer II IP ได้รับการกําหนดค่าด้วย "Bob" deinterlacing algorithm และสร้างเฟรมเดียวสําหรับทุกฟิลด์ F0

    ความละเอียด

    การแก้ไขปัญหานี้ ให้กําหนดค่า IP Deinterlacer II เพื่อสร้างเฟรมเดียวสําหรับทุกฟิลด์ F1

    ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Intel Quartus Prime เวอร์ชั่น 17.1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 9 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA
    Intel® Cyclone® 10 FPGA
    Intel® MAX® 10 FPGA
    Arria® II FPGA
    Arria® V FPGA และ SoC FPGA
    Cyclone® IV FPGA
    Cyclone® V FPGA และ SoC FPGA
    Stratix® IV FPGA
    Stratix® V FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้