ไม่ คุณไม่สามารถใช้พิน REFCLK โดยตรงหรือโดยอ้อมเพื่อสร้างสัญญาณนาฬิกากําหนดค่าใหม่ (reconfig_clk) ได้ เนื่องจากจําเป็นต้องมีนาฬิกาที่เสถียรเมื่อALTGX_RECONFIGบล็อกเกิดการรีเซ็ต นาฬิกา REFCLK อาจไม่เสถียรในขั้นต้นและอาจทําให้เกิดปัญหากับกระบวนการยกเลิกออฟเซ็ต
ต่อไปนี้คือคําแนะนําสองสามประการ:
1) ใช้สัญญาณนาฬิกาที่ทํางานได้ฟรีจากพินสัญญาณนาฬิกา IO ที่ไม่ใช่ตัวรับส่งสัญญาณที่มีความเสถียรเมื่ออุปกรณ์เปิดเครื่อง
2) คุณสามารถใช้ GPLL เพื่อสร้างreconfig_clkที่มาจากพินนาฬิกา IO
รูปภาพที่ 1 ข้อกําหนดreconfig_clkการกําหนดค่าใหม่แบบไดนามิก
ควรระบุReconfig_resetจนกว่าเอาต์พุตสัญญาณนาฬิกา GPLL จะมีเสถียรภาพ ซึ่งสามารถทําได้โดยการใส่อินเวอร์เตอร์ระหว่างเอาต์พุตที่ถูกล็อก GPLL และอินพุตreconfig_resetตามที่แสดงไว้ด้านบน อินพุต reconfig_reset เป็นการรีเซ็ตซิงโครนัส ดังนั้นสัญญาณล็อกแบบย้อนกลับจึงต้องซิงโครไนซ์กับโดเมนนาฬิกาreconfig_clk สถานะถูกล็อกของ GPLL อาจมีข้อบกพร่องในขั้นต้นเนื่องจากสัญญาณนาฬิกาอ้างอิงอินพุต jittery ควรใช้ตัวกรองมิลลิวินาทีในกรณีนี้
เมื่อแยกส่วนสัญญาณที่ไม่ว่างหลังจากเริ่มต้นแล้ว ให้ประเมินreconfig_resetอีกครั้งจะไม่รีสตาร์ตกระบวนการยกเลิกออฟเซ็ต
หากต้องการเปิดใช้งานพอร์ตreconfig_resetไปยังบล็อกalt_reconfig คุณต้องเปิดใช้งานตัวเลือก "ช่องสัญญาณและ TX PLL select/reconfig" และทําเครื่องหมายที่ตัวเลือก "ใช้ \'reconfig_reset\' " ภายใต้แท็บการกําหนดค่าช่องสัญญาณและ TX PLL ใหม่