ID บทความ: 000083288 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 20/11/2013

ทําไม DDR3 Uniphy *|pll_c2p_write_clk Clock ของฉันหายไปจากรายงาน TimeQuest ของฉันในระหว่างการคอมไพล์บางอย่าง

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    สําหรับการกําหนดค่าบางอย่างของคอนโทรลเลอร์ *|pll_c2p_write_clk หน่วยความจําที่ใช้ DDR3 UniPHY นาฬิกาอาจไม่ปรากฏในรายงานนาฬิการะหว่างการวิเคราะห์เวลา การละเว้นนี้อาจเกิดขึ้นเมื่อเอาต์พุตตัวนับคอนโทรลเลอร์หน่วยความจํา PLL สองตัวมีการตั้งค่าเดียวกันและถูกผสานรวมกัน ในกรณีนี้ *|pll_c2p_write_clk นาฬิกาจะถูกรวมเข้า *|pll_afi_clk เป็นส่วนที่ทําให้ไม่สามารถมองเห็นนาฬิกาในรายงาน TimeQuest อีกต่อไป

    ความละเอียด ไม่จําเป็นต้องแก้ไขปัญหาชั่วคราว เนื่องจากขณะนี้การผสานตัวนับ PLL ถูกต้อง และพาธการกําหนดเวลาทั้งหมดที่เชื่อมโยงกับ *|pll_c2p_write_clk นาฬิกาตั้งแต่แรกเริ่มเชื่อมโยงกับ *|pll_afi_clk นาฬิกาแล้ว

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

    Stratix® V E FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้