ปัญหาสำคัญ
คำอธิบาย
สําหรับอินเทอร์เฟซ DDR2 และ DDR3 ที่กําหนดเป้าหมายArria V หรือ Cyclone อุปกรณ์ V ที่มีพารามิเตอร์ Enable Hard External Memory Interface เปิดอยู่ และ เปิดใช้งานการลงทะเบียนการกําหนดค่าและสถานะ เปิดพารามิเตอร์อินเทอร์เฟซอยู่ การออกแบบของคุณอาจล้มเหลวในการคอมไพล์ มีข้อผิดพลาดที่คล้ายกับต่อไปนี้:
Error: Can't route signal "dut:inst|dut_0002:dut_inst|dut_p0:p0|
dut_p0_acv_hard_memphy:umemphy|csr_afi_cal_success" to atom "dut:inst|dut_0002:dut_inst|dut_p0:p0|dut_p0_acv_hard_memphy:
umemphy|dut_p0_phy_csr:phy_csr_inst|csr_register_0004[24]".
ปัญหานี้จะได้รับการแก้ไขในเวอร์ชันในอนาคตของ DDR2 และ คอนโทรลเลอร์ DDR3 SDRAM พร้อม UniPHY
ความละเอียด
ในเครื่องมือแก้ไขข้อความ ให้เปิดไฟล์ RTL submodules/_p0_acv_hard_memphy.v
ในไฟล์ด้านบน ให้เปลี่ยนบรรทัดต่อไปนี้:
assign csr_afi_cal_success = afi_cal_success;�
assign csr_afi_cal_fail = afi_cal_fail;
ถึง
assign csr_afi_cal_success = io_intaficalsuccess;�
assign csr_afi_cal_fail = io_intaficalfail;