ปัญหาสำคัญ
คำอธิบาย
เมื่อใช้ Intel FPGA IP Intel® Stratix® 10 10GBASE-KR PHY Ethernet 10G MAC Intel® Stratix® 10 FPGA IP ความหน่วงแฝงต่ํา IP อีเธอร์เน็ต 40-Gbps ความหน่วงแฝงต่ํา Intel® Stratix® 10 ตัว หรือตัวรับส่งสัญญาณ L-Tile/H-Tile Native PHY Intel Stratix 10 FPGA IP ในโหมด 10G หรือ 40G KR พีซีแบบแข็งสามารถติดอยู่ในรูปแบบการส่ง PRBS ได้หากมีการรีเซ็ต csr เข้ามาระหว่างการกําหนดค่าใหม่ไปยังโหมดข้อมูล
ความละเอียด
ในการแก้ไขปัญหานี้ ให้ใช้การกําหนดค่า Auto-Negotiation (AN) หรือ Link Training (LT) เพื่อล้างสถานะนี้
ปัญหานี้จะได้รับการแก้ไขในการเปิดตัวซอฟต์แวร์ Intel® Quartus® Prime ในอนาคต