หากคุณสร้างคอนโทรลเลอร์หน่วยความจําประสิทธิภาพสูง DDR2 SDRAM จาก MegaWizard เพื่อเชื่อมต่อ DIMM บน Stratix® ชุดพัฒนา III คุณจะสังเกตเห็นว่าคุณจะล้มเหลวในขั้นตอนการสอบเทียบและไม่สามารถเข้าสู่โหมดผู้ใช้ได้
เมื่อคุณสร้างคอนโทรลเลอร์ DDR2 SDRAM ไฟล์ SDC (_phy_ddr_timing.sdc) ที่สร้างขึ้นจะมีค่าเริ่มต้นเป็น 0.00 สําหรับพารามิเตอร์ t(additional_addresscmd_tpd) ซึ่งเป็นพารามิเตอร์สําหรับที่อยู่/คําสั่งในการเสียบนาฬิกาบนบอร์ด
ตั้งค่า t (additional_addresscmd_tpd) 0.000
สําหรับบอร์ดการพัฒนา Stratix III FPGA ค่านี้คือ 0.750 ดังนั้นคุณจะต้องเปลี่ยนค่าจาก 0.00 เป็น 0.750 ในไฟล์ SDC
ตั้งค่า t (additional_addresscmd_tpd) 0.750
อัปเดตไฟล์ SDC และคอมไพล์ Quartus ใหม่® โครงการซอฟต์แวร์ II, DDR2 SDRAM DIMM จะผ่านขั้นตอนการสอบเทียบและอินเทอร์เฟซจะทํางานอย่างถูกต้อง