ฉันจะหาคําอธิบายสําหรับพารามิเตอร์ SYNOPT_FULL_SKEW RST_CNTR และ CREATE_TX_SKEW ในการทดสอบการจําลองคอร์ Intel® FPGA IP อีเธอร์เน็ต 40 และ 100-Gbps ความหน่วงต่ําได้อย่างไร

ไม่มีคําอธิบายพารามิเตอร์การจําลองต่อไปนี้ในอีเธอร์เน็ต MAC 40 และ 100-Gbps ความหน่วงแฝงต่ําและไฟล์ PHY Intel® FPGA IP testbench ในคู่มือผู้ใช้  อ้างอิงคําจํากัดความต่อไปนี้:

SYNOPT_FULL_SKEW - รองรับการเบ็ดเด็ดเต็มรูปแบบตามข้อมูลจําเพาะของ IEEE ในตัวอย่าง testbench สิ่งนี้จะถูกปิดเพื่อเพิ่มความเร็วของเวลาเริ่มต้น

RST_CNTR - ควบคุมความล่าช้าในการรีเซ็ตสําหรับกระบวนการรีเซ็ต PMA โดยตั้งค่าไว้ที่ 6 ในการจําลองเพื่อเร่งความเร็วในการเริ่มต้น ละเว้นพารามิเตอร์นี้สําหรับการสังเคราะห์และเก็บค่าเริ่มต้นไว้

CREATE_TX_SKEW - โครงเลนสู่เลนในการจําลอง

สิ่งสําคัญคือคุณต้องไม่แก้ไขพารามิเตอร์เหล่านี้ มิเช่นนั้นการจําลองอาจล้มเหลว พารามิเตอร์เหล่านี้อาจมีการถอดออกในซอฟต์แวร์ Quartus® II ในอนาคต

คํานิยามเหล่านี้ไม่ได้กําหนดเวลาให้เพิ่มลงในเอกสาร