ID บทความ: 000083127 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 20/12/2011

Arria V Hard IP สําหรับ PCI Express ควรส่งคืนข้อผิดพลาดเมื่อคุณเลือกอินเทอร์เฟซ 64 บิตสําหรับตัวแปร Gen1 x8 หรือ Gen2 x4

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    คุณสามารถระบุอินเทอร์เฟซการสตรีมมิ่งAvalon 64 บิต (Avalon-ST) สําหรับ Gen1 x8 และ Gen2 x4 Arria V Hard IP สําหรับ PCI Express IP Core ทั้งในโฟลว์การออกแบบ MegaWizard และ Qsys อย่างไรก็ตาม Gen1 ตัวแปร x8 และ Gen2 x4 ต้องใช้อินเทอร์เฟซ Avalon-ST 128 บิต

    ความละเอียด

    ปัญหานี้ได้รับการแก้ไขในเวอร์ชัน 11.1 SP2 ของ Arria V Hard IP สําหรับ PCI Express IP Core

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Arria® V FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้