ID บทความ: 000083126 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 11/09/2012

ข้อผิดพลาดภายใน: ระบบย่อย: ASM, ไฟล์: /quartus/comp/asm/asm_lab.cpp, บรรทัด: 1979 นี้->jiggle_signal_into_cache (สัญญาณ)

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ข้อผิดพลาดภายในนี้อาจพบได้ในซอฟต์แวร์ Quartus® II เวอร์ชั่น 9.1 สําหรับการออกแบบที่กําหนดเป้าหมายStratix® II, อุปกรณ์ Stratix II GX และ Arria® GX ซึ่งมี DCFIFO MegaFunctions ที่สร้างขึ้นโดยอัตโนมัติ

มีโปรแกรมแก้ไข 0.51 สําหรับซอฟต์แวร์ Quartus II เวอร์ชั่น 9.1 เพื่อแก้ไขปัญหานี้ ดาวน์โหลดและติดตั้งโปรแกรมแก้ไข 0.51 สําหรับซอฟต์แวร์ Quartus II เวอร์ชั่น 9.1 จากลิงก์ aproppriate ด้านล่าง:

Windows:

Linux:

ปัญหานี้ได้รับการกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Quartus II ในอนาคต

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

Arria® GX FPGA
Stratix® II GX FPGA
Stratix® II FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้