เมื่อใช้ E-tile Hard IP สําหรับIntel® FPGA IPอีเธอร์เน็ตในโหมด 10G/25G ทําไมแพ็คเก็ตที่มีรูปแบบไม่ถูกต้องจึงถูกตรวจจับหลังจากยืนยันสัญญาณo_sl_tx_lanes_stable

เนื่องจากปัญหาซอฟต์แวร์ Intel® Quartus® Prime เวอร์ชั่น 18.0 และก่อนหน้า สามารถตรวจจับแพ็กเก็ตที่มีรูปแบบไม่ถูกต้อง CRC ได้ที่ตัวนับสถิติ MAC เมื่อส่งแพ็กเก็ตโดยใช้ E-tile Hard IP สําหรับIntel® FPGA IPอีเธอร์เน็ตในโหมด 10G/25G หลังจากยืนยันสัญญาณo_sl_tx_lanes_stableแล้ว

หากต้องการแก้ไขปัญหานี้ในซอฟต์แวร์ Intel® Quartus® Prime เวอร์ชัน 18.0 และก่อนหน้า ให้รอ 46610 รอบสัญญาณนาฬิกาในการจําลองหรือรอบสัญญาณนาฬิกา 163840 ในฮาร์ดแวร์หลังจากการยืนยันการเชื่อมต่อo_sl_tx_lanes_stableต่อไปนี้รีเซ็ตหรือเพิ่มพลังงานก่อนที่จะส่งแพ็กเก็ตข้อมูลจัมโบ้ไปยัง E-tile Hard IP สําหรับIntel® FPGA IPอีเธอร์เน็ตในโหมด 10G/25G

ปัญหานี้ได้รับการแก้ไขแล้วเริ่มต้นในซอฟต์แวร์ Intel® Quartus® Prime Pro เวอร์ชั่น 18.0.1