ปัญหาสำคัญ
คำอธิบาย
เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 18.0 การออกแบบตัวอย่างที่สร้างขึ้นแบบไดนามิกของ 25G Ethernet IP อาจล้มเหลวในการปิดเวลา
ตัวแปรที่ได้รับผลกระทบมีดังนี้:
- 25G พร้อมการออกแบบตัวอย่าง IEEE 1588
- การออกแบบตัวอย่าง 10G/25G พร้อม IEEE 1588
- 25G พร้อมการออกแบบตัวอย่าง IEEE 1588 และ RSFEC
- การออกแบบตัวอย่าง 10G/25G พร้อม IEEE 1588 และ RSFEC
ความละเอียด
เปิดตัว Design Space Explorer II และ ทําการ กวาดข้อมูลเริ่มต้น เพื่อรับคุณภาพการจัดวางที่เหมาะสมที่สุดเนื่องจากรูปแบบการจับเวลา Intel® Stratix® 10 FPGA ยังคงอยู่ในลักษณะทางวิศวกรรมที่รอดําเนินการเบื้องต้น