ID บทความ: 000083065 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 20/03/2014

ทําไมฉันถึงเห็นข้อผิดพลาดเมื่อคอมไพล์ตัวสร้างการซิงค์วิดีโอใน Quartus II 13.0 และ 13.0sp1

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Quartus® II เวอร์ชั่น 13.0 และ 13.0sp1 ส่วนประกอบตัวสร้างการซิงค์วิดีโอจะไม่ประกาศพารามิเตอร์ HDL สําหรับระบบ Qsys ที่เกิดขึ้นใน Verilog

     

    ความละเอียด

    หากต้องการแก้ไขปัญหานี้ด้วยตนเองลบ 2 บรรทัดด้านล่างในไฟล์ altera_avalon_video_sync_generator_hw.tcl ให้รีเฟรชระบบ Qsys และสร้างระบบ Qsys ใหม่

    package require -exact sopc 9.1

    set_module_property ANALYZE_HDL "false"

    ปัญหานี้ได้รับการแก้ไขเริ่มต้นด้วยซอฟต์แวร์ Quartus II เวอร์ชัน 13.1

     

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้