ID บทความ: 000082957 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 30/04/2018

ข้อผิดพลาด (16058): PLL ที่ใช้เครือข่ายสัญญาณนาฬิกา x1 และต้องใส่ช่องสัญญาณ HSSI เดียวกันในธนาคารตัวรับส่งสัญญาณเดียวกัน

สิ่งแวดล้อม

  • Intel® Quartus® Prime Standard Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาเกี่ยวกับซอฟต์แวร์ Intel® Quartus® Prime Standard Edition เวอร์ชั่น 17.1 คุณอาจสังเกตเห็นข้อผิดพลาดข้างต้นหากคุณใช้ Intel® FPGA SDI II IP ที่มีการเปิดใช้งานสวิตช์ TX PLL แบบไดนามิกในอุปกรณ์ Intel® Arria® V

     

    ความละเอียด

    ไม่มีวิธีแก้ไขปัญหาสําหรับปัญหานี้ ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Standard Edition เวอร์ชั่น 18.0

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Arria® V FPGA และ SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้