คำอธิบาย
ในการเข้าถึงพื้นที่ลงทะเบียน PHY ของตัวรับส่งสัญญาณโดยใช้พอร์ต phy_mgmt_addr ของ Serial Lite III Streaming Intel® FPGA IP Core สําหรับIntel® Stratix® 10 L-/H-Tiles ให้ใช้ MSB ของบัสดังนี้:
- ตั้งค่า phy_mgmt_addr[msb] = 1 เพื่อเข้าถึงพื้นที่ลงทะเบียน Intel Stratix 10 L-/H-Tile Transceiver PHY
- ตั้งค่า phy_mgmt_addr[msb] = 0 เพื่อเข้าถึง Serial Lite III Streaming Intel FPGA IP Core Configuration และ Status Registers (CSR)
ความละเอียด
การใช้งานแอดแด็ปเตอร์นี้จะได้รับการบันทึกไว้ในการแก้ไขใหม่ในอนาคตของคู่มือผู้ใช้ Intel FPGA IPคอร์สตรีมมิ่ง Serial Lite III