เอกสารปัจจุบันไม่ได้กําหนดสัญญาณ SPI ทั้งหมดที่กําหนดเส้นทางจากบล็อก HPS ไปยังบล็อก FPGA ภายใน Cyclone® V SoC และArria® อุปกรณ์ V SoC
ข้อมูลเอาต์พุต spim0_txd// 1 บิต
ข้อมูลอินพุต spim0_rxd//1 บิต
spim0_ss_in_n // ในโหมดมาสเตอร์ สัญญาณนี้สามารถใช้เพื่อแสดงความคอนเทนต์หลักบนบัสได้
คุณสามารถผูกไว้สูงได้ if ฟังก์ชันนี้ไม่ได้ถูกใช้
เปิดใช้งานข้อมูล spim0_ss_oe_n // 1 บิต - ใช้เพื่อ tri-state txd bus
เอาต์พุต spim0_ss_0_n // Slave Select
เอาต์พุต spim0_ss_1_n // Slave Select
เอาต์พุต spim0_ss_2_n // Slave Select
เอาต์พุต spim0_ss_3_n // Slave Select
ข้อมูลนี้จะได้รับการอัปเดตในคู่มืออุปกรณ์รุ่นใหม่ในอนาคต