ทําไมฉันจึงเห็นข้อผิดพลาดเมื่อคอมไพล์คอนโทรลเลอร์ที่ใช้ DDR3 UniPHY กับ HPS ใน Platform Designer

คุณอาจเห็นข้อผิดพลาดต่อไปนี้ระหว่างขั้นตอนการคอมไพล์ การวิเคราะห์ & การสังเคราะห์ สําหรับคอนโทรลเลอร์ที่ใช้ DDR3 UniPHY ที่มีระบบฮาร์ดโปรเซสเซอร์ (HPS) ใน Platform Designer:

ข้อผิดพลาด: พอร์ตอินพุต DATAIN บนอะตอม "{hierarchy}.config_1" ซึ่งเป็น cyclonev_io_config primitive ไม่ได้เชื่อมต่อและ/หรือกําหนดค่าอย่างถูกต้องตามกฎหมาย
ข้อมูล (129003): พอร์ตอินพุต DATAIN ขับเคลื่อนด้วยสัญญาณคงที่ แต่คอมไพเลอร์คาดหวังให้พอร์ตอินพุตนี้เชื่อมต่อกับสัญญาณจริง

ข้อผิดพลาด: พอร์ตอินพุต ENA บนอะตอม "{hierarchy}.config_1" ซึ่งเป็น cyclonev_io_config primitive ไม่ได้เชื่อมต่อและ/หรือกําหนดค่าอย่างถูกต้องตามกฎหมาย
ข้อมูล (129003): พอร์ตอินพุต ENA ขับเคลื่อนด้วยสัญญาณคงที่ แต่คอมไพเลอร์คาดหวังให้พอร์ตอินพุตนี้เชื่อมต่อกับสัญญาณจริง

ข้อผิดพลาด: อินพุตพอร์ต UPDATE บนอะตอม "{hierarchy}.config_1" ซึ่งเป็น cyclonev_io_config primitive ไม่ได้เชื่อมต่อและ/หรือกําหนดค่าอย่างถูกต้องตามกฎหมาย
ข้อมูล (129003): การอัปเดตพอร์ตอินพุตถูกขับเคลื่อนด้วยสัญญาณคงที่ แต่คอมไพเลอร์คาดหวังให้พอร์ตอินพุตนี้เชื่อมต่อกับสัญญาณจริง

ปัญหานี้เกิดขึ้นเมื่อใช้ Platform Designer ที่มีการสร้างคอนโทรลเลอร์ DDR3 ขึ้นทันทีในระหว่างการคอมไพล์ วิธีการที่ถูกต้องในการคอมไพล์การออกแบบอย่างถูกต้องมีดังนี้:

1. สร้าง ระบบ Platform Designer
2. ในระบบ Platform Designer ให้ สร้าง IP คอนโทรลเลอร์ DDR3
3. รวม ไฟล์ .qip ที่เป็นผลลัพธ์ไว้ในไฟล์โครงการของคุณ และไม่รวมไฟล์ .qsys