การออกแบบตัวอย่างการจําลองล้มเหลวและสร้างคําเตือน

ปัญหานี้มีผลต่อ DDR2 และ DDR3, LPDDR2, QDR II, และ RLDRAM ผลิตภัณฑ์ II

การออกแบบตัวอย่างการจําลองอาจหยุดการตอบสนองและปัญหา คําเตือนที่คล้ายกับต่อไปนี้:

# 3271428747 Note : Input frequency on DLL instance ddr3_ctrl_av_example_sim.e0.if0.dll0.dll_wys_m.inst now matches with specified clock frequency. # 3271457497 Warning : Input frequency violation on DLL instance ddr3_ctrl_av_example_sim.e0.if0.dll0.dll_wys_m.inst. Specified input period is 2500 ps but actual is 3750 ps

วิธีแก้ไขปัญหาสําหรับปัญหานี้มีดังนี้:

1. ในเครื่องมือแก้ไขข้อความ ให้เปิดตัวอย่างการจําลอง ออกแบบไฟล์ระดับสูงสุด (ตัวอย่างเช่น corename_example_sim.v)
2. ในตัวอย่างการออกแบบไฟล์ระดับบนสุดของการออกแบบ อัตรานาฬิกาอ้างอิง BFM เพื่อให้ตรงกับความถี่ที่กําหนด ใน MHz

ตัวอย่างเช่น สําหรับ pll_ref_clk อินสแตนซ์ของ altera_avalon_clock_sourceแทนที่.CLOCK_RATE (32)

กับ

ปัญหานี้จะได้รับการแก้ไขในเวอร์ชันในอนาคต