ID บทความ: 000082820 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 16/04/2018

ทําไมตัวอย่างการออกแบบ HDMI Stratix 10 จึงนานขึ้น

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาของ Stratix® 10 HDMI IP ในเวอร์ชั่น 18.0 Quartus® Prime Pro เวอร์ชั่น 18.0 ผู้ใช้อาจพบว่า HDMI Rx ใช้เวลานานกว่าในการล็อกความละเอียด HDMI 2.0 เมื่อเทียบกับตัวอย่างการออกแบบ IP HDMI Arria® 10

    นี่เป็นเพราะการเปลี่ยนแปลงพฤติกรรมในrx_std_bitslipboundary_selซิงโครนัส State Machine Word Alignment ในStratix 10 FPGAที่ทําให้ความล่าช้าเพิ่มขึ้นทําให้ HDMI IP Rx แข็งขึ้นเพื่อให้ได้การจัดตําแหน่งที่รวดเร็ว

    ความละเอียด

    ไม่มีวิธีแก้ไขปัญหา

    ปัญหานี้ได้รับการแก้ไขในการอัปเดต Quartus® Prime Pro เวอร์ชั่น 18.0 1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGA และ SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้