ID บทความ: 000082802 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 20/01/2014

ทําไมฉันจึงเห็นการกําหนดเวลาที่แตกต่างกันในรายงานเวลา Quartus® II และตัววิเคราะห์เวลา TimeQuest

สิ่งแวดล้อม

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เนื่องจากปัญหาในซอฟต์แวร์ Quartus® II เวอร์ชั่น 13.1 คุณอาจเห็นเวลาที่รายงานในรายงานเวลาซอฟต์แวร์ Quartus® II แตกต่างจากกําหนดเวลาที่รายงานใน TimeQuest Timing Analyzer สําหรับอุปกรณ์ Stratix® V กําหนดเวลาที่รายงานโดยรายงานการกําหนดเวลาซอฟต์แวร์ Quartus® II ว่าถูกต้อง

ความละเอียด

เมื่อต้องการแก้ไขปัญหานี้ ให้ทําตามขั้นตอนเหล่านี้ในตัววิเคราะห์เวลา TimeQuest:
1. Netlist >ลบ Netlist กําหนดเวลา
2. Netlist >สร้าง Netlist กําหนดเวลา
3. ในเมนูคุณสมบัติที่พร้อมท์ ให้ผนวก "-force_dat" เข้ากับคําสั่ง Tcl และคลิก ตกลง
4. อ่านข้อจํากัดการออกแบบของ Synopsys (. ไฟล์ SDC) และอัปเดต Netlist กําหนดเวลา


การทําตามขั้นตอนเหล่านี้ รายงานการกําหนดเวลาจะสร้างรายงานเวลาเดียวกันกับซอฟต์แวร์ Quartus® II

ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Quartus® II เวอร์ชั่น 14.1

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Stratix® V FPGA

1

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้