เนื่องจากปัญหาในซอฟต์แวร์ Quartus® II เวอร์ชั่น 13.0, รุ่น Qsys จะรายงานข้อผิดพลาดต่อไปนี้เมื่อ PCIe® coreclkout ขับเคลื่อนสัญญาณนาฬิกาอินพุตของส่วนประกอบ SPI
ข้อมูล: dac_config_spi: การแบ่งที่ผิดกฎหมายด้วยศูนย์ที่ D:/altera/13.0/quartus/ /ip/altera/sopc_builder_ip/altera_avalon_spi/em_spi_qsys.pm line 338
ข้อผิดพลาด: dac_config_spi: การสร้างโมดูล avalon_system_dac_config_spi ล้มเหลว
ข้อผิดพลาดนี้เกิดขึ้นเนื่องจากคํานิยามส่วนประกอบ PCIe ไม่ได้ประกาศ "clockRateKnown" ของอินเทอร์เฟซอย่างถูกต้อง ดังนั้นส่วนประกอบ SPI จึงเป็นค่าเริ่มต้นในอัตรานาฬิกาที่ 0.0Hz
เปิดไฟล์ pcie_av_avmm_parameters.tcl ที่
/.. /ip/altera/altera_pcie/ไดเรกทอรีaltera_pcie_av_hip_avmm
ในบรรทัด 1418 ให้แทรกข้อความต่อไปนี้เป็นบรรทัดใหม่:
set_interface_property Coreclkout ClockRateKnown true
เมื่อทําการรีเฟรชระบบ ส่วนประกอบ SPI จะถือว่าอัตรานาฬิกาที่ถูกต้องและระบบจะถูกสร้างขึ้นอย่างถูกต้อง