ID บทความ: 000082652 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 17/05/2013

การจําลอง ModelSim ของ RapidIO II IP Core Testbench อาจต้องการคําสั่งld_debug

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • การจำลองแบบ
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    คู่มือผู้ใช้ RapidIO II MegaCore Function แสดงรายการคําแนะนํา เพื่อจําลองการทดสอบการสาธิตที่มาพร้อมกับแกน IP โดยใช้ตัวจําลอง ModelSim อย่างไรก็ตาม ในรูปแบบที่รวมถึง โมดูล I/O Logical Layer Master หรือ I/O Logical Layer Slave โมดูล การจําลอง ModelSim ล้มเหลวโดยใช้คําแนะนําเหล่านี้

    ข้อผิดพลาดเกิดขึ้นระหว่างการโหลด และแสดงเป็น "ร้ายแรง: ข้อผิดพลาด เกิดขึ้นในบริบทที่มีการป้องกัน"

    ความละเอียด

    เพื่อหลีกเลี่ยงปัญหานี้ สําหรับรูปแบบต่างๆ ที่มีตรรกะ I/O เปลี่ยนโมดูล Layer Master หรือโมดูล I/O Logical Layer Slave ldคําสั่งพร้อมld_debugคําสั่ง ในลําดับคําสั่งที่ระบุไว้ใน "การจําลองด้วย ModelSim ส่วน การจําลอง" ในบทเริ่มต้นใช้งาน RapidIO คู่มือผู้ใช้ฟังก์ชัน II MegaCore

    ปัญหานี้ได้รับการแก้ไขในเวอร์ชั่น 13.0 ของ RapidIO II MegaCore ฟังก์ชัน

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้