ID บทความ: 000082566 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 02/09/2015

ควรพิจารณาลดเสียงรบกวนสวิตช์พร้อมกัน (SSN) บนอินเทอร์เฟซ PCI ที่ใช้งานบนFPGAซีรีส์ Cyclone ของฉันอย่างไร

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

มีข้อควรพิจารณาเกี่ยวกับ SSN เมื่อบัสแอดเดรส/ข้อมูล (AD) บนอินเทอร์เฟซ PCI เป้าหมายเปลี่ยนจาก เอาต์พุตไปยัง High Impedance (Hi-Z) บนอุปกรณ์ Cyclone® ซีรี่ส์

ตัวอย่างเช่น หากอุปกรณ์ซีรี่ส์ Cyclone ทําหน้าที่เป็น อุปกรณ์ PCI เป้าหมายจะขับเคลื่อนบัส AD จากระดับสูงไปต่ํา (หรือต่ําไปสูง) และ เวลาสั้นๆ หลังจากนั้น (นาโนวินาทีหลายตัว) สัญญาณเอาต์พุตที่เปิดใช้งาน (OE) จะไป จากสูง (output) ถึงต่ํา ( Hi-Z) FPGAจะออกเป็นพัลส์สั้นๆ ก่อน การปิดใช้งานไดรเวอร์เอาต์พุต

ในกรณีนี้ สัญญาณบนบัส AD อาจดังขึ้นด้วยความกว้างขนาดใหญ่ เนื่องจากบัส AD อยู่ในระดับสูง สถานะ impedance ทันทีหลังจากการฉีดพัลส์

หากมีสัญญาณ AD หลายตัวใกล้กับสัญญาณนาฬิกา พินอินพุตกําลังดังขึ้น ซึ่งอาจพูดคุยข้ามกับพินอินพุตนาฬิกาและ FPGAเป้าหมายอาจจับภาพขอบนาฬิกาที่ไม่ถูกต้อง

 

ความละเอียด

ต่อไปนี้คือวิธีการแก้ไขปัญหาที่เป็นไปได้สองวิธี หลีกเลี่ยงปัญหานี้

 

1. สลับสัญญาณ OE ก่อนหน้านี้เพื่อให้ OE ต่ําก่อนที่จะสลับบัส AD

2. ป้องกันไม่ให้บัส AD สลับเมื่อ OE ตั้งแต่ระดับสูงถึงต่ํา

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 13 ผลิตภัณฑ์

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Cyclone® III FPGA
Cyclone® IV E FPGA
Cyclone® IV GX FPGA
Cyclone® II FPGA
Cyclone® V GX FPGA
Cyclone® V ST SoC FPGA
Cyclone® FPGA
Cyclone® V E FPGA
Intel® MAX® 10 FPGA
Cyclone® III LS FPGA
Cyclone® V SE SoC FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้