ID บทความ: 000082534 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 13/05/2019

ฉันจะระบุการสูญเสียการจัดตําแหน่งเมื่อใช้ Intel® Stratix® 10 E-Tile Hard IP สําหรับ Intel® FPGA IP อีเธอร์เน็ตในโหมด 100G กับ PCS (528,514)RSFEC หรือ PCS (544,514)RSFEC IP ได้อย่างไร

สิ่งแวดล้อม

    Intel® Quartus® Prime Pro Edition
    อีเธอร์เน็ต
BUILT IN - ARTICLE INTRO SECOND COMPONENT

ปัญหาสำคัญ

คำอธิบาย

ปัจจุบันไม่มีพอร์ตที่แสดงผลบน Intel® Stratix® 10 E-tile Hard IP สําหรับ Intel® FPGA IP อีเธอร์เน็ตเมื่ออยู่ในโหมด 100G ที่มี PCS (528,514)RSFEC หรือ PCS (544,514)IP RSFEC ที่ระบุการสูญเสียการจัดตําแหน่ง

ความละเอียด

ซึ่งได้รับการแก้ไขในซอฟต์แวร์ Intel® Quartus® Prime v18.1.1

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

Intel® Stratix® 10 MX FPGA
Intel® Stratix® 10 TX FPGA

1

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้