ID บทความ: 000082529 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 17/01/2018

ทําไมสัญญาณvid_lock Intel® HDMI* IP RX จึงถูกแยกออกจากกันเมื่อเรขาคณิตของวิดีโอไม่สอดคล้องกัน

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® HDMI*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    เนื่องจากปัญหากับ Intel® HDMI* IP สัญญาณ RX vid_lock อาจไม่สอดคล้องกันหากเรขาคณิตของวิดีโอไม่สอดคล้องกัน

    IP HDMI RX จะตรวจสอบความกว้างของ HSYNC, ความกว้าง VSYNC, Htotal, Hactive, Vtotal และ Vactive parameters ในเฟรมเพื่อรับรองวิดีโอที่เสถียรและยืนยันvid_lock

    หากพารามิเตอร์วิดีโอเหล่านี้ไม่สอดคล้องกันในเฟรม vid_lock จะถูกถอดประกอบและ vid_data vid_hsync vid_vsync และ vid_de ไม่ถูกต้อง

    ความละเอียด

    ปัญหานี้ได้รับการแก้ไขในเวอร์ชัน 17.1 ของซอฟต์แวร์ Intel® Quartus® Prime

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA
    Arria® V FPGA และ SoC FPGA
    Stratix® V FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้