ปัญหาสำคัญ
คำอธิบาย
เมื่อ Arria® 10 PCIe* Hard IP ได้รับการกําหนดค่าเป็น Root Port หากส่งคําขอการอ่านหน่วยความจําไปยังอุปกรณ์ปลายทาง และปลายทางส่งคืนแพ็กเก็ตการเสร็จสิ้นที่ไม่ถูกต้อง พอร์ตรากอาจไม่อัปเดตรีจิสเตอร์ AER และวางลงโดยไม่แจ้งเตือน
ปัญหานี้ได้รับการยืนยันว่าเป็นข้อบกพร่องของซิลิคอน
ความละเอียด
เพื่อหลีกเลี่ยงปัญหานี้ แอปพลิเคชันผู้ใช้ต้องตระหนักถึงข้อจํากัดนี้และปรับใช้ตัวจับเวลาสําหรับ TLL ที่ไม่ได้โพสต์ที่ส่งในขณะที่รอให้แพ็กเก็ตเสร็จสมบูรณ์ จากนั้น ลอจิกของผู้ใช้จําเป็นต้องตรวจสอบค่าเขตข้อมูลความยาวที่ตรงกับความยาวของแพ็กเก็ตจริงสําหรับแพ็กเก็ตที่เสร็จสมบูรณ์ซึ่งส่งโดยจุดสิ้นสุด
ปัญหานี้ไม่ได้รับการกําหนดเวลาให้ได้รับการแก้ไขในซอฟต์แวร์ Intel® Quartus® Prime ในอนาคต