ID บทความ: 000082526 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 20/08/2018

ทําไมพอร์ตรากฮาร์ด IP Intel® Arria® 10 PCIe* ไม่อัปเดตการลงทะเบียน AER เมื่อได้รับแพ็กเก็ตที่เสร็จสมบูรณ์มีรูปแบบไม่ถูกต้อง

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • Intel® Arria® 10 Cyclone® 10 Hard IP สำหรับ PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    เมื่อ Intel® Arria® PCIe* Hard IP ถูกปรับตั้งค่าเป็นพอร์ตราก หากส่งคําขออ่านหน่วยความจําไปยังปลายทาง และปลายทางส่งคืนแพ็กเก็ตที่เสร็จสมบูรณ์ไม่ถูกต้อง พอร์ตรากอาจไม่สามารถอัปเดตการลงทะเบียน AER และปล่อยทิ้งโดยไม่ตั้งใจ

     

    ปัญหานี้ได้รับการยืนยันว่าเป็นข้อบกพร่องของซิลิคอน

    ความละเอียด

    เพื่อแก้ไขปัญหานี้ แอปพลิเคชันผู้ใช้จําเป็นต้องทราบถึงข้อจํากัดนี้และใช้ตัวจับเวลาสําหรับ TLPs ที่ไม่ได้โพสต์ที่ส่งไปในขณะที่รอให้แพ็คเก็ตเสร็จสมบูรณ์ ตรรกะผู้ใช้จําเป็นต้องตรวจสอบค่าของฟิลด์ความยาวตรงกับความยาวแพ็กเก็ตที่แท้จริงสําหรับแพ็กเก็ตที่เสร็จสมบูรณ์ที่ส่งโดยจุดสิ้นสุด

    ปัญหานี้ยังไม่ได้รับการกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Intel® Quartus® Prime ในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้