คุณอาจเห็นข้อความเตือนต่อไปนี้เมื่อใช้อุปกรณ์ Stratix® V 10GBaser-R IP ในซอฟต์แวร์ Quartus® II เวอร์ชั่น 13.1 และก่อนหน้า
ข้อมูล (10648): ข้อมูล Verilog HDL Display System ที่ sv_hssi_10g_rx_pcs_rbc.sv(1916): คําเตือนที่สําคัญ: พารามิเตอร์ 'crcchk_init' ของอินสแตนซ์ '...| sv_hssi_10g_rx_pcs_rbc' ได้กําหนดค่า '' ที่ไม่ถูกต้อง ค่าพารามิเตอร์ที่ถูกต้องคือ: '(crcchk_int)' การใช้ค่า 'crcchk_int'
ข้อมูล (10648): ข้อมูล Verilog HDL Display System ที่ sv_hssi_10g_tx_pcs_rbc.sv(1822): คําเตือนที่สําคัญ: พารามิเตอร์ 'crcgen_init' ของอินสแตนซ์ '...| sv_hssi_10g_tx_pcs_rbc' มีการกําหนดค่า '' ที่ไม่ถูกต้อง ค่าพารามิเตอร์ที่ถูกต้องคือ: '(crcgen_int)' การใช้ค่า 'crcgen_int'
คําเตือนนี้สามารถละเลยได้อย่างปลอดภัย
คําเตือนนี้มีกําหนดเวลาให้ลบออกในซอฟต์แวร์ Quartus II เวอร์ชันในอนาคต