ID บทความ: 000082512 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 30/06/2014

มีปัญหาที่ทราบเกี่ยวกับ Stratix V Low Latency PHY เมื่อใช้คอนโทรลเลอร์รีเซ็ตแบบฝังในซอฟต์แวร์ Quartus II เวอร์ชั่น 12.0 หรือไม่

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ใช่ มีบักที่รู้จักใน Stratix® V Low Latency PHY เมื่อใช้คอนโทรลเลอร์รีเซ็ตแบบฝังในซอฟต์แวร์ Quartus® II เวอร์ชั่น 12.0

    • เมื่อกําหนดค่าสําหรับอินเทอร์เฟซแบบผูกมัด แต่ละแชนเนลจะมีการรีเซ็ตเป็นของตัวเอง
    • เมื่อกําหนดค่าสําหรับอินเทอร์เฟซแบบไม่ผูกมัด ช่องสัญญาณทั้งหมดจะแชร์การรีเซ็ต

    พฤติกรรมที่ถูกต้องควรเป็น

    • เมื่อกําหนดค่าสําหรับอินเทอร์เฟซแบบผูกมัด ช่องสัญญาณทั้งหมดจะแชร์การรีเซ็ต
    • เมื่อกําหนดค่าสําหรับอินเทอร์เฟซแบบไม่ผูกมัด แต่ละแชนเนลจะมีการรีเซ็ตเป็นของตัวเอง
    ความละเอียด ในการแก้ไขปัญหานี้ อัปเกรดเป็นซอฟต์แวร์ Quartus II เวอร์ชั่น 12.0SP1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    Stratix® V GT FPGA
    Stratix® V GX FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้