คำอธิบาย
ข้อความแสดงข้อผิดพลาดนี้พบได้ในซอฟต์แวร์ Quartus II เวอร์ชั่น 2.1 ขึ้นไป ซึ่งระบุว่าโหนดในการออกแบบมีการบ้านหลายอย่าง เนื่องจากเน็ตมีไดรเวอร์มากกว่าหนึ่งตัวในการออกแบบ ข้อผิดพลาดที่สองบ่งชี้หมายเลขบรรทัดที่ท้ายบล็อกการออกแบบที่มีการบ้านงานหนึ่ง คุณควรแก้ไขโค้ด Verilog HDL หรือ VHDL เพื่อให้คุณไม่ต้องทําการบ้านหรือไดรเวอร์หลายรายการไปยังสัญญาณเดียวกัน
ซอฟต์แวร์ Quartus II เวอร์ชั่นต่ํากว่า 2.1 ไม่ได้สร้างข้อผิดพลาดสําหรับการบ้านหลายงานที่ผิดกฎหมายเหล่านี้ ดังนั้นคุณอาจเห็นข้อผิดพลาดนี้ด้วยรหัสเก่าที่คอมไพล์สําเร็จในเวอร์ชันก่อน 2.1 เนื่องจากรหัสอาจพึ่งพาคอมไพเลอร์ไม่ให้ข้อผิดพลาดสําหรับกรณีเหล่านี้ อย่างไรก็ตาม การมอบหมายหลายครั้งไปยังสัญญาณเดียวกันไม่ได้รับการรองรับในภาษา Verilog HDL หรือ VHDL และเครื่องมือการสังเคราะห์อื่นๆ จะทําให้เกิดข้อผิดพลาดในการเขียนโค้ดประเภทนี้ด้วย คุณต้องแก้ไขโค้ด HDL ของคุณเพื่อแก้ไขปัญหานี้และกําจัดข้อความแสดงข้อผิดพลาดระหว่างการคอมไพล์