ID บทความ: 000082438 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 29/07/2013

ข้อผิดพลาด Verilog HDL ที่ <location>: ดัชนี <number> ไม่สามารถอยู่นอกช่วงที่ประกาศไว้ [<number>:<number>] สําหรับเวกเตอร์ "<name>"</name></number></number></number></location>

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Quartus® II เวอร์ชั่น 13.0 และก่อนหน้า LPM_DECODEเมกะการทํางานที่เกิดขึ้นด้วย MegaWizard™ Plug-In Manager อาจไม่ถูกต้องและสร้างข้อผิดพลาดข้างต้นในระหว่างการสังเคราะห์ ตัวอย่างเช่น LPM_DECODEเมกะฟังก์ชันที่มีความกว้างอินพุต 8 บิตและกําหนดค่าให้ถอดรหัสค่า 122, 123, 124 และ 125 สัญญาณsub_wire0จะถูกประกาศอย่างไม่ถูกต้องเป็น[7:0]

    ความละเอียด

    ในการแก้ไขปัญหานี้ ให้เปลี่ยนการรายงานสัญญาณเป็น:

    wire [255:0] sub_wire0;

    ปัญหานี้ได้รับการแก้ไขเริ่มต้นด้วยซอฟต์แวร์ Quartus II เวอร์ชัน 13.0 SP1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้