เนื่องจากปัญหาในซอฟต์แวร์ Quartus II รีลีส® 14.1 ข้อจํากัดบางประการของ Arria® 10 Hard IP สําหรับ PCI Express® ขาดหายไป
พาธไปยังสัญญาณ pld_clk_inuse_hip_sync สามารถตั้งค่าเป็นพาธเท็จได้
หากต้องการแก้ไขปัญหานี้ ให้เพิ่มข้อจํากัดต่อไปนี้ไปยังข้อจํากัดระดับสูงสุดของคุณ (.sdc) ไฟล์หลังจากใดก็ได้ derive_pll_clocks คำ สั่ง:
# ข้อจํากัดของพินการทดสอบ HIP SDC
set_false_path -จาก [get_pins -compatibility_mode *hip_ctrl*]
set_false_path -from [get_pins -compatibility_mode *altpcie_a10_hip_pipen1b:altpcie_a10_hip_pipen1b|altpcie_rs_a10_hip:g_soft_reset.altpcie_rs_a10_hip|hiprst*]
set_false_path -ไปยัง [get_registers *altpcie_a10_hip_pipen1b|pld_clk_inuse_hip_sync]
set_false_path -จาก [get_pins -compatibility_mode *|*reset_status_sync_pldclk_r*]
set_false_path -จาก [get_registers *altpcie_256_sriov_dma_avmm_hwtcl:apps|altpcierd_hip_rs:rs_hip|app_rstn]
ปัญหานี้ได้รับการกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Quartus II ในอนาคต
