ID บทความ: 000082187 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

ทําไมจึงเป็นหลายรอบการตั้งค่าสําหรับเส้นทางจาก [get_keepers {*| PCIeCore_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[*]}] เหมือนกับถือมัลติฟังก์ชันหรือไม่

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    คุณอาจเห็นคําเตือนต่อไปนี้ในส่วนการตั้งค่า/ถือความสม่ําเสมอของ Multicycle ในรายงานเวลาการตรวจสอบเมื่อคุณคอมไพล์การกําหนดเป้าหมายการออกแบบStratix®ตระกูลอุปกรณ์ IV GX หรือ HardCopy® IV GX ที่มี Hard IP สําหรับ PCI Express® ในซอฟต์แวร์ Quartus® II เวอร์ชั่น 11.1 หรือก่อนหน้า ข้อจํากัดของหลายวงจรจะรวมอยู่ในไฟล์ SDC สําหรับ Hard IP Block

    ; -จาก [get_keepers {*| PCIeCore_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[*]}] ; การตั้งค่าหลายรอบสําหรับพาธนี้จะเหมือนกับมีหลายรอบ

    คุณสามารถละเลยคําเตือนได้อย่างปลอดภัย เนื่องจากข้อจํากัดเหล่านั้นมีการตั้งค่าเดียวกันและมีค่าหลายรอบตามการออกแบบ

    มีกําหนดให้ระงับคําเตือนในซอฟต์แวร์ Quartus II เวอร์ชันในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    Stratix® IV GX FPGA
    อุปกรณ์ HardCopy™ IV GX ASIC

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้