คำอธิบาย
A Stratix® V, Arria V หรืออุปกรณ์ Cyclone V อาจล้มเหลวในการเข้าสู่โหมดผู้ใช้เมื่อทําการกําหนดค่าผ่าน JTAG หากมีการสร้าง .sof จาก Quartus® โครงการ II ที่มีการเปิดใช้งานโหมดการกําหนดค่าผ่านโปรโตคอล (CvP) นี่เป็นเพราะเมื่อคุณเปิดใช้งานโหมด CvP และเมื่อคุณกําหนดค่าFPGAผ่าน JTAG แล้ว จําเป็นต้องเขียนไปยังการลงทะเบียนการควบคุมโหมด CvP ใน IP PCIe (ผ่านลิงก์ PCIe) หลังจากการกําหนดค่าเสร็จสิ้นเพื่อให้อุปกรณ์เข้าสู่โหมดผู้ใช้
ความละเอียด
ในการกําหนดค่าอุปกรณ์ผ่าน JTAG ให้คอมไพล์โครงการอีกครั้งด้วยโหมด CvP ที่ปิดใช้งานเพื่อสร้าง .sof ใหม่