ปัญหาสำคัญ
คำอธิบาย
เมื่อใช้ Intel® Stratix® 10 FPGA E-Tile Hard IP สําหรับ Ethernet Intel® FPGA IP Core การรีเซ็ต TX, RX และ CSR จะไม่สามารถทํางานได้อย่างถูกต้องเนื่องจากข้อผิดพลาดในไฟล์ alt_ehipc3_sl_soft.sv สัญญาณต่อไปนี้จะถูกเชื่อมต่อดังนี้:
.soft_tx_rst_in (i_sl_soft_csr_rst)
.soft_rx_rst_in (i_sl_soft_tx_rst)
.soft_csr_rst_in (i_sl_soft_rx_rst)
ซึ่งได้รับการยืนยันว่าเป็นข้อบกพร่อง
ความละเอียด
ในการแก้ไขปัญหานี้ ให้ใช้สัญญาณในลักษณะต่อไปนี้:
1. หากต้องการรีเซ็ตsoft_tx-rst_in ให้ใช้ i_sl_soft_csr_rst
2. การรีเซ็ตsoft_rx_rst_inใช้i_sl_soft_tx_rst
3. การรีเซ็ตsoft_csr_rst_inใช้i_sl_soft_rx_rst
ปัญหานี้ได้รับการแก้ไขแล้วเริ่มต้นในซอฟต์แวร์ Intel® Quartus® Prime เวอร์ชั่น 18.0 อัปเดต 1