ID บทความ: 000082089 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 30/10/2018

ทําไมจึงมีการรายงานข้อความการละเมิดความกว้างของพัลส์ขั้นต่ําระหว่างการคอมไพล์ Intel® Stratix® 10 Hard IP สําหรับ PCI Express* IP Core เวอร์ชั่น 18.1

สิ่งแวดล้อม

    Intel® Quartus® Prime Pro Edition
    Avalon-MM Intel® Stratix® 10 Hard IP สำหรับ PCI Express*
    Avalon-ST Intel® Stratix® 10 Hard IP สำหรับ PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT

ปัญหาสำคัญ

คำอธิบาย

เนื่องจากปัญหาใน Intel® Stratix® 10 Hard IP สําหรับ PCI Express* IP Core เวอร์ชั่น 18.1 คุณอาจพบข้อความข้อมูลการละเมิดเวลาในความกว้างของพัลส์ขั้นต่ําในระหว่างการคอมไพล์

 

 

ความละเอียด

ข้อความนี้สามารถละเลยได้อย่างปลอดภัย

ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 19.1

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Intel® Stratix® 10 FPGA และ SoC FPGA

1

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้