สาเหตุของความแตกต่างคือ PLL ที่ปรับปรุงใหม่มีอัตราสัญญาณนาฬิกาสูงสุดที่ 526 MHz เมื่อขับเคลื่อนพินเอาต์พุตสัญญาณนาฬิกาเฉพาะ อัตราสัญญาณนาฬิกาเอาต์พุตสูงสุดนี้มีข้อจํากัดเพิ่มเติมขึ้นอยู่กับมาตรฐาน I/O ที่ใช้บนพิน PLL_OUT และแพ็คเกจอุปกรณ์ ตัวอย่างเช่น ในแพ็คเกจ Flip-Chip อัตราสัญญาณนาฬิกาเอาต์พุต LVDS สูงสุดคือ 500 MHz สําหรับอุปกรณ์เกรดความเร็ว -5 ในแพ็คเกจ Wire-bond อัตราสัญญาณนาฬิกาเอาต์พุต LVDS สูงสุดคือ 311 MHz สําหรับอุปกรณ์เกรดความเร็ว -5
สิ่งแวดล้อม
สาเหตุของความแตกต่างคือ PLL ที่ปรับปรุงใหม่มีอัตราสัญญาณนาฬิกาสูงสุดที่ 526 MHz เมื่อขับเคลื่อนพินเอาต์พุตสัญญาณนาฬิกาเฉพาะ อัตราสัญญาณนาฬิกาเอาต์พุตสูงสุดนี้มีข้อจํากัดเพิ่มเติมขึ้นอยู่กับมาตรฐาน I/O ที่ใช้บนพิน PLL_OUT และแพ็คเกจอุปกรณ์ ตัวอย่างเช่น ในแพ็คเกจ Flip-Chip อัตราสัญญาณนาฬิกาเอาต์พุต LVDS สูงสุดคือ 500 MHz สําหรับอุปกรณ์เกรดความเร็ว -5 ในแพ็คเกจ Wire-bond อัตราสัญญาณนาฬิกาเอาต์พุต LVDS สูงสุดคือ 311 MHz สําหรับอุปกรณ์เกรดความเร็ว -5