ID บทความ: 000082084 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 15/11/2011

ไม่ตรงตามเวลาในอุปกรณ์ Stratix V

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • อีเธอร์เน็ต
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    การออกแบบฟังก์ชันเมก้าคอร์อีเธอร์เน็ตความเร็วหลายพอร์ต เป้าหมายStratixอุปกรณ์ V อาจไม่เป็นไปตามข้อกําหนดด้านเวลา

    ปัญหานี้มีผลต่อ Triple Speed Ethernet MegaCore หลายพอร์ต การออกแบบฟังก์ชันที่มุ่งเป้าStratixอุปกรณ์ V

    ความละเอียด

    ไม่มีวิธีแก้ไขปัญหา ปัญหานี้จะได้รับการแก้ไขในเวอร์ชันในอนาคต ของฟังก์ชัน MegaCore ของอีเธอร์เน็ตความเร็วสามเท่า

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Stratix® V FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้