ID บทความ: 000082047 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 12/08/2014

ทําไมฉันจึงเห็นชีพจร readdatavalid อันน่าตื่นตาตื่นใจจาก Avalon MM Clock Crossing Bridge เมื่อทําการรีเซ็ตมาสเตอร์

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

คุณอาจเห็นชีพจร readdatavalid ไม่ถูกต้องที่อินเทอร์เฟซ slave Avalon® MM เมื่อรีเซ็ตอินเทอร์เฟซ mm master Avalonระบุไว้ใน Avalon MM Clock Crossing Bridge

Qsys จะอนุมานสะพานข้ามนาฬิกาเมื่อเชื่อมต่อกับ Avalon MM Slave Avalon นาฬิกาและการรีเซ็ตสําหรับอินเทอร์เฟซทั้งสองแตกต่างกัน

ความละเอียด

เพื่อหลีกเลี่ยงสถานการณ์นี้ ตรวจสอบให้แน่ใจว่าการรีเซ็ตสําหรับพอร์ตทั้งสองของ Avalon MM Clock Crossing Bridge มาจากแหล่งเดียวกันเพื่อให้ไม่สามารถรับรองได้อย่างอิสระ

รูปแบบการรีเซ็ตของ Avalon MM Clock Crossing Bridge มีกําหนดที่จะปรับปรุงในซอฟต์แวร์ Quartus® II เวอร์ชันในอนาคต

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้