ID บทความ: 000082009 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 02/04/2014

ขนาดเวิร์กโหลดสูงสุดที่รองรับใน Stratix V Hard IP สําหรับ PCI Express คือเท่าใด

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย เนื่องจากข้อผิดพลาดของเอกสาร ตาราง การลงทะเบียนที่กําหนดค่าใหม่ได้แบบไดนามิกในการปรับใช้ Hard IP ของ Stratix® V Hard IP สําหรับคู่มือผู้ใช้ PCI Express® แสดงภาระงานสูงสุด 4096 ไบต์ ในขณะที่ตารางอื่นแสดง 2048 ไบต์สูงสุด
ความละเอียด

ขนาด Payload สูงสุดที่ถูกต้องคือ 2048 ไบต์

ซึ่งจะมีการแก้ไขในคู่มือผู้ใช้เวอร์ชันในอนาคต

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้