ID บทความ: 000082003 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 01/10/2013

แนวทางการเชื่อมต่อพิน Stratix IV: ปัญหาที่ทราบ

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ปัญหา137246: เวอร์ชั่น 1.8

หากไม่ได้ใช้การเชื่อมต่อ JTAG ผู้ใช้ควรเชื่อมต่อพิน TDI กับ VCCPD ผ่าน ตัวต้านทาน 1 k. เชื่อมต่อ TMS กับ VCCPD ผ่านตัวต้านทาน 1 k ผูกพิน TRST เข้ากับ GND และปล่อยให้ไม่มีการเชื่อมต่อ TDO

 

 

 

ความละเอียด

 

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้