ID บทความ: 000081776 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

สัญญาณล็อก DPA บ่งชี้การผ่าน/ล้มเหลวของข้อมูลในอุปกรณ์ Stratix II, Stratix II GX และ Arria GX หรือไม่

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ไม่ สัญญาณล็อก DPA ไม่ได้เป็นตัวบ่งชี้การผ่าน/ล้มเหลวของข้อมูลในอุปกรณ์ Stratix® II, Stratix II GX และ Arria® GX

สัญญาณล็อก DPA แสดงถึงการเปลี่ยนแปลงเฟสที่ 1 หรือ 2 (ขึ้นอยู่กับการกําหนดค่า altlvds) เมื่อการเลือกใช้การแตะเฟส DPA ย้ายไป 45 หรือ 90 องศาจากเฟสการล็อกเดิม DPA จะดีแอสเฟิร์ตการล็อก DPA โดยจะไม่ตอบสนองจนกว่าการเลือกการแตะเฟส DPA จะเลื่อนไปภายในการแตะเฟส 1 หรือ 2 เฟสของขั้นตอนการล็อกเดิม

หรือคุณสามารถยืนยันRX_RESETรีเซ็ต DPA และอนุญาตให้ทําการแตะเฟสใหม่ที่เหมาะสมที่สุดสําหรับสภาพปัจจุบันของอินเทอร์เฟซ

Altera®แนะนําให้ใช้ตรรกะการตรวจหาข้อผิดพลาดในการตรวจสอบข้อผิดพลาดของข้อมูล เนื่องจากการเปลี่ยนเฟสอาจหรืออาจส่งผลกระทบว่าข้อมูลล้มเหลว

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

Stratix® II GX FPGA
Stratix® II FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้