ID บทความ: 000081760 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 02/09/2014

มีปัญหาใดๆ ที่อาจเกิดขึ้นเมื่อปลดปล่อยตัวรับสัญญาณจากการรีเซ็ตเมื่อได้รับรูปแบบการจัดแนวคําบนอุปกรณ์ตัวรับส่งสัญญาณAlteraหรือไม่

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ใช่ คุณจะเห็นการจัดลําดับไบต์หรือการจัดแนวคําไม่ถูกต้องหากเงื่อนไขต่อไปนี้ทั้งหมดเป็นจริง:

1. Word Aligner อยู่ในโหมดการจัดแนวด้วยตนเอง

2. Byte Ordering Block ถูกเปิดใช้งานอยู่

3. ใช้สัญญาณ Syncstatus จาก Word Aligner เพื่อกระตุ้นฟังก์ชันการสั่งซื้อไบต์

4. รูปแบบการจัดแนวคําและรูปแบบการสั่งซื้อไบต์เป็นรูปแบบเดียวกัน

5. ตัวรับส่งสัญญาณจะได้รับรูปแบบการจัดวางแนวคํา/ไบต์ก่อนการเปิดตัวrx_digitalreset

ความละเอียด หากเงื่อนไขข้างต้นทั้งหมดเป็นจริง คุณอาจเห็นข้อผิดพลาดในการสั่งซื้อไบต์ในการจําลองและ/หรือฮาร์ดแวร์ การแก้ปัญหาสําหรับปัญหานี้คือการใช้สัญญาณrx_patternalignหลังจากรีเซ็ตลําดับเสร็จสิ้นเพื่อบังคับให้มีการจัดวางคําใหม่และเปลี่ยนการดําเนินการสั่งซื้อไบต์ใหม่

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

Stratix® IV FPGA
Stratix® IV GX FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้