ID บทความ: 000081754 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 01/07/2013

50G Interlaken IP Core Testbench ไม่เพิ่มสัญญาณ SOP ตามที่กําหนด

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    ในการออกแบบตัวอย่างคอร์ IP Interlaken 50G การทดสอบ สร้างแพ็กเก็ตที่ส่งมาในการส่งต่อเนื่องกันบน 50G อินเตอร์ลาเคน IP Core TX อินเตอร์เฟซการถ่ายโอนข้อมูลผู้ใช้ ปัจจุบัน testbench ส่งแพ็กเก็ตโดยไม่รับรอง itx_sop สัญญาณ ในช่วงเริ่มต้นของการส่งข้อมูลจากช่องสัญญาณใหม่ (เทสติเบนช์ทํา เผยสัญญาณใน itx_sop ตอนต้นของสัญญาณแรก ข้อมูลส่งต่อเนื่องในการป้อนข้อมูลไปยังแกน IP แต่ไม่เกิดขึ้นในการเริ่มการส่งข้อมูลในลําดับถัดไป รอบที่ควรเป็นรอบการเริ่มต้นแพคเก็ตด้วย) นาฬิกาเครื่องแรก รอบข้อมูลการเริ่มการส่งข้อมูลจากช่องสัญญาณใหม่ต้องเป็นหน่วยเริ่มต้นของแพ็กเก็ต รอบ แต่อินพุตไปยัง 50G Interlaken IP Core จะไม่สนใจ ข้อ เท็จ จริง

    ความละเอียด

    ปัญหานี้ไม่มีผลกระทบด้านการออกแบบ อย่างไรก็ตาม คุณไม่ควรออกแบบ ระบบของคุณที่มี itx_sop พฤติกรรมที่คุณสังเกต ในเทสติเบนช์

    ปัญหานี้ได้รับการแก้ไขในเวอร์ชัน 13.0 SP1 ของ 50G Interlaken การทดสอบฟังก์ชัน MegaCore

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้