คุณอาจพบข้อผิดพลาด Fitter ด้านล่างเมื่อคอมไพล์คอนโทรลเลอร์หน่วยความจําที่ใช้ UniPHY ใน Cyclone® V SoC และ Arria®อุปกรณ์ SoC V ข้อผิดพลาดเกิดขึ้นเนื่องจากอุปกรณ์ FPGA ไม่มีนาฬิกาสองภูมิภาคในบางบางส่วนของชิป
ข้อผิดพลาด (175020): ข้อจํากัดที่ผิดกฎหมายของตัวนับเอาต์พุต PLL ไปยังภูมิภาค (X, Y) ไปยัง (X, Y): ไม่มีตําแหน่งที่ถูกต้องใน RegionError (177013): ไม่สามารถกําหนดเส้นทางจากเอาต์พุตตัวนับเอาต์พุต PLL ไปยังไดรเวอร์นาฬิกาสองภูมิภาคปลายทางเนื่องจากปลายทางอยู่ในภูมิภาคที่ไม่ถูกต้อง
การแก้ไขปัญหาคือการเปลี่ยน pll_avl_clk pll_config_clk และ pll_addr_cmd_clk จากนาฬิกาสองภูมิภาคไปเป็นนาฬิการะดับภูมิภาคใน ไฟล์ QSF ดังนี้:
จาก:
set_instance_assignment-ชื่อ GLOBAL_SIGNAL "นาฬิกา DUAL-REGIONAL" -to0|pll0|pll_addr_cmd_clk
set_instance_assignment-ชื่อ GLOBAL_SIGNAL "นาฬิกา DUAL-REGIONAL" -to0|pll0|pll_avl_clk
set_instance_assignment -name GLOBAL_SIGNAL "นาฬิกา DUAL-REGIONAL" -to if0|pll0|pll_config_clk
ถึง:
set_instance_assignment-ชื่อ GLOBAL_SIGNAL "นาฬิกาภูมิภาค" -to|pll0|pll_addr_cmd_clk
set_instance_assignment-ชื่อ GLOBAL_SIGNAL "นาฬิกาภูมิภาค" -to if0|pll0|pll_avl_clk
set_instance_assignment-ชื่อ GLOBAL_SIGNAL "นาฬิกาภูมิภาค" -to0|pll0|pll_config_clk