เนื้อหาของรีจิสเตอร์การกําหนดค่า Stratix® V Hard IP สําหรับ PCI Express® สามารถแก้ไขได้แบบไดนามิกผ่านอินเทอร์เฟซการกําหนดค่าใหม่ของ Hard IP Avalon® Memory-Mapped (Avalon-MM)
ทําตามขั้นตอนด้านล่างเพื่อใช้อินเทอร์เฟซการกําหนดค่าใหม่ Avalon-MM เพื่อเข้าถึงรีจิสเตอร์การกําหนดค่า Hard IP PCIe
1. สร้างอินสแตนซ์ lpm_constant หรือ ROM เพื่อจัดหาที่อยู่ไปยังอินเทอร์เฟซ Hard IP AVMM การออกแบบตัวอย่างที่แนบมาใช้ ROM เพื่อให้ทั้งที่อยู่และข้อมูล
2. ถอดรหัสสถานะ LTSSM เพื่อแก้ไขรีจิสเตอร์การกําหนดค่า PCIe ก่อนที่ลิงก์จะเข้าสู่ L0
3. ใช้เครื่องสถานะในการอ่าน/เขียนการลงทะเบียนการกําหนดค่า PCIe ที่ต้องการผ่านอินเทอร์เฟซ Hard IP Avalon-MM
ดาวน์โหลด StratixVHipReconfig.zip สําหรับการปรับใช้ตัวอย่าง เครื่องแสดงสถานะที่จะปรับเปลี่ยน PCIe Device ID และ ID ผู้จําหน่ายแบบไดนามิกจะอยู่ในโมดูล hip_eq_dprio ภายใน <example_design_path>/pcie_lib/altpcie_hip_256_pipen1b.v