ID บทความ: 000081716 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 15/10/2013

ข้อผิดพลาดบิตเดียวได้รับการแก้ไขเมื่อเลือกตัวเลือกเปิดใช้งานการตรวจจับข้อผิดพลาดและการแก้ไขลอจิก และปิดใช้งานตัวเลือกเปิดใช้งานการแก้ไขข้อผิดพลาดอัตโนมัติในคอนโทรลเลอร์ DDR3 SDRAM ที่มี UniPHY Intel® FPGA IP หรือไม่

สิ่งแวดล้อม

  • IP เอฟพีจีเอ Intel® คอนโทรลเลอร์ DDR3 SDRAM พร้อม UniPHY
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เมื่อใช้คอนโทรลเลอร์ DDR3 SDRAM กับ UniPHY Intel® FPGA IP ตัวเลือก เปิดใช้งานการตรวจจับข้อผิดพลาดและการแก้ไขลอจิก จะถูกเปิดใช้งาน ข้อมูลใดๆ ที่กลับมาจากหน่วยความจําผ่านคําสั่งอ่านที่มีข้อผิดพลาดบิตเดียวจะได้รับการแก้ไขโดยอัตโนมัติโดยไม่คํานึงว่าเปิดใช้งานคุณสมบัติการแก้ไขอัตโนมัติอยู่หรือไม่ ซึ่งทําโดยตัวถอดรหัสซึ่งจะดําเนินการแก้ไขข้อผิดพลาดบิตเดียว

     

     

    ความละเอียด

    ตัวเลือก เปิดใช้งานการแก้ไขข้อผิดพลาดอัตโนมัติ เป็นคุณสมบัติพิเศษเพื่อเปิดใช้งานกระบวนการอ่าน-ปรับเปลี่ยน-เขียนอื่นเพื่อแก้ไขข้อผิดพลาดบิตเดียวในอุปกรณ์หน่วยความจํา

    ตัวเลือก เปิดใช้งานการตรวจจับข้อผิดพลาดและลอจิกการแก้ไข สามารถแก้ไขข้อมูลการอ่านได้เท่านั้น ไม่ใช่ข้อมูลที่เขียนที่อุปกรณ์หน่วยความจํา

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

    Cyclone® V E FPGA
    Arria® V GX FPGA
    Stratix® V FPGA
    Cyclone® V FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้