การแปลที่อยู่ไปยังพอร์ตสเลฟ Avalon®-MM บน Serial RapidIO® MegaCore จะไม่ถูกต้องเมื่อใช้เจนเนอเรชั่น VHDL ภายใน Qsys
Qsys มักจะใช้เวกเตอร์ที่มีขอบเขตที่ขยายไปถึง 0 เสมอ แต่ Serial RapidIO MegaCore ระบุแอดเดรสลงไปที่ 2
ปัญหานี้ไม่เกิดขึ้นเมื่อใช้ภาษา Verilog ภายใน Qsys
ปัญหานี้จะได้รับการแก้ไขในซอฟต์แวร์ Quartus® II เวอร์ชันในอนาคต