ทําไมฉันจึงไม่สามารถวางคอนโทรลเลอร์ที่ใช้ DDR3 UniPHY ในอุปกรณ์ Quadrant 1 หรือ 2 ในอุปกรณ์ Cyclone® V หรือ Arria® V SoC ได้

หากคุณพยายามวางคอนโทรลเลอร์ที่ใช้ DDR3 UniPHY ใน Quadrant 1 หรือ 2 คุณจะได้รับข้อผิดพลาดต่อไปนี้

ข้อผิดพลาด (175020): ข้อจํากัดที่ผิดกฎหมายของตัวนับเอาต์พุต PLL ไปยังภูมิภาค (0, 31) ถึง (0, 81): ไม่มีตําแหน่งที่ถูกต้องในภูมิภาค
ข้อผิดพลาด (177013): ไม่สามารถกําหนดเส้นทางจากเอาต์พุตตัวนับเอาต์พุต PLL ไปยังไดรเวอร์นาฬิกาสองภูมิภาคปลายทางเนื่องจากปลายทางอยู่ในขอบเขตที่ไม่ถูกต้อง

คอนโทรลเลอร์ที่ใช้ UniPHY ใช้นาฬิกาสองภูมิภาคสําหรับ สัญญาณ pll_afi_clk pll_addr_cmd_clk และ pll_config_clk ทั้งนี้เพื่อให้อินเทอร์เฟซขยายไปทั้งด้านของอุปกรณ์ได้

Quadrants บางรุ่นใน Cyclone® V SoC และอุปกรณ์ Arria® V SoC ไม่มีนาฬิกาสองภูมิภาค

สามารถวางคอนโทรลเลอร์ที่ใช้ DDR3 UniPHY ใน Quadrant 1 หรือ 2 ได้ คุณต้องตรวจสอบให้แน่ใจว่าในไฟล์ QSF คอนโทรลเลอร์ DDR3 จะใช้การมอบหมายนาฬิการะดับภูมิภาคแทนการกําหนดนาฬิกาสองภูมิภาค