ปัญหาสำคัญ
คำอธิบาย
หากคุณสร้างอินสแตนซ์คอร์ IP RapidIO หลายตัวในการออกแบบของคุณ
คุณต้องแก้ไขไฟล์ข้อจํากัดการออกแบบของ Synopsys (.sdc)
เพื่อทําซ้ําข้อความสําหรับcreate_generated_clock
แต่ละอินสแตนซ์ของคอร์ IP หากคุณไม่ทําเช่นนี้ แหล่งที่มาและปลายทาง
นาฬิกาแต่ละตัวจะมีหลายคู่ที่ตรงกัน และrxclkclk_dev_by_2ตัวกรอง
จับคู่นาฬิกาที่เกี่ยวข้องในอินสแตนซ์คอร์ IP ทั้งหมด
อย่างไรก็ตาม คู่มือผู้ใช้ RapidIO MegaCore Function ไม่เป็นเช่นนั้น รวมข้อมูลนี้
ความละเอียด
ปัญหานี้ไม่มีวิธีแก้ไขปัญหา เมื่อต้องการแก้ไขปัญหาพื้นฐาน ปัญหา แก้ไขไฟล์ .sdc ของคุณด้วยตนเอง
ปัญหานี้ได้รับการแก้ไขในเวอร์ชั่น 14.0 ของ RapidIO คู่มือผู้ใช้ฟังก์ชัน MegaCore