ID บทความ: 000081583 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

ทําไมซอฟต์แวร์ Quartus II ไม่ให้ข้อมูลการดีบักเมื่อมีรายงานการออกแบบ Cant ในข้อผิดพลาดของอุปกรณ์ระหว่างการวิเคราะห์ I/O ของการออกแบบ Stratix III ที่มีอินเทอร์เฟซ DDR2

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ซอฟต์แวร์ Quartus® II เวอร์ชั่น 7.2 SP2 และก่อนหน้านี้อาจไม่สร้างข้อความแสดงข้อผิดพลาดย่อยเพื่ออธิบายสาเหตุที่แท้จริงs of a no-fit error เมื่อเกิดขึ้นในระหว่างขั้นตอนการวิเคราะห์ I/O ของ Fitter

Fitter ควรรายงานข้อมูลดังนี้:

ข้อมูลเพิ่มเติม: ไม่สามารถกําหนดเส้นทาง 1 สัญญาณเพิ่มเติมไปยังภูมิภาคได้ - มีการจัดสรรสัญญาณทั่วโลก 9 สัญญาณไปยังภูมิภาคแต่ฮาร์ดแวร์อนุญาตให้มีสัญญาณทั่วโลกได้ 9 สัญญาณเท่านั้น

อาจมีหลายสาเหตุที่ทําให้ไม่พอดี Alteraแนะนําให้คุณตรวจสอบแนวทางการออกแบบทั้งหมดเกี่ยวกับการใช้งาน I/O และนาฬิกา / PLLหากคุณประสบปัญหาในการดีบักสาเหตุของข้อผิดพลาดที่ไม่พอดี คุณสามารถติดต่อฝ่ายสนับสนุนทางเทคนิคAlteraโดยส่งคําขอรับบริการผ่าน MySupport ใน www.Altera.com

ปัญหาของการดีบักข้อความที่ไม่ได้รายงานมีกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Quartus II รุ่นถัดไป

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Stratix® III FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้