ID บทความ: 000081574 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 25/02/2013

ฉันจะตั้งค่าการยกเลิกเมื่อฉันต้องการมาตรฐาน HCSL บนพิน REFCLK ของตัวรับส่งสัญญาณสําหรับโปรโตคอล PCI Express ได้อย่างไร

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ซอฟต์แวร์ Quartus® II เวอร์ชั่น 9.1 จะเปิดใช้งานการยกเลิกภายในอย่างไม่ถูกต้องหากคุณตั้งค่ามาตรฐาน HCSL IO บนพิน REFCLK ของตัวรับส่งสัญญาณสําหรับอุปกรณ์ Stratix® IV และ Arria® II GX คุณสามารถเลือกตัวเลือกมาตรฐาน IO นี้ได้ก็ต่อเมื่อตัวรับส่งสัญญาณได้รับการกําหนดค่าในโหมดการทํางานของ PCI Express (PIPE) เท่านั้น

    ความละเอียด

    หากต้องการแก้ไขปัญหานี้ ให้ทําตามขั้นตอนด้านล่างและใช้การมีเพศสัมพันธ์ DC กับการยกเลิกภายนอกบนพินนาฬิกา

    1. เพิ่มการบ้านต่อไปนี้ไปยังไฟล์ Project .qsf ของคุณ
      set_instance_assignment -name INPUT_TERMINATION OFF -to
    2. คอมไพล์การออกแบบอีกครั้ง

    ปัญหานี้ได้รับการแก้ไขเริ่มต้นด้วยซอฟต์แวร์ Quartus II เวอร์ชั่น 9.1 SP1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

    Arria® II FPGA
    Stratix® IV GX FPGA
    Arria® II GX FPGA
    Stratix® IV FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้